近期，先进封装技术亮点和产能演进持续。技术端看，台积电布局先进封装技术3DBlox生态，推动3DIC技术新进展；产能布局上，10月9日封测大厂日月光半导体K28新厂正式动工扩产CoWoS产能；另外近期奇异摩尔和智原科技合作的2.5D封装平台成功进入量产阶段，甬矽电子拟投14.6亿新增Fan-out和2.5D/3D封装产能。

日月光K28厂动土，扩充CoWoS高端封测产能

10月9日，封测大厂日月光半导体在中国台湾高雄市大社区举行K28新厂动土典礼，K28厂预计2026年完工，主要扩充CoWoS先进封测产能，预估可增加近900个就业机会。

日月光高雄厂总经理罗瑞荣表示，因应CoWoS先进封装制程的晶圆、终端测试需求，日月光在面积约2公顷的大社基地兴建K27和K28厂房，K27已在2023年启用，今天动土的K28厂，由日月光半导体提供大社土地，日月光旗下宏璟建设提供资金合建厂房。

近三个月来，日月光投控已斥资221.42亿新台币，投入购置设备和厂务设施，透露集团积极强化量能，蓄势待发迎接产业成长盛况。此前8月消息，日月光半导体向宏璟建设购入其所持位于高雄楠梓K18厂房，用来布局晶圆凸块封装和覆晶封装制程生产线。今年年初消息，日月光投控收购芯片大厂英飞凌位于菲律宾和南韩的两座后段封测厂，扩大在车用和工业自动化应用的电源芯片模组封测与导线架封装，投资金额逾新台币21亿元。

奇异摩尔携手智原科技合作的2.5D封装平台成功进入量产阶段

近日，智原科技与奇异摩尔宣布共同合作的2.5D封装平台已成功进入项目量产阶段。

据悉，智原科技有效整合来自不同半导体厂的多源Chiplet，涵盖计算机运算裸芯片、HBM设计与生产，奇异摩尔提供包括已设计验证完成之高性能3D Chiplet通用底座（base Die）、高速片内互连芯粒（IO Die）及高性能网络加速芯粒（NDSA）等Chiplet多款产品，可根据客户需求做定制化的整合。双方共同合作提供完整的Chiplet SoC/Interposer设计整合、测试分析、外包采购和生产规划等先进封装服务；借助这一全方位解决方案，能加速系统级产品的整合设计，使得客户能够专注于核心裸芯片的开发，进而缩短设计周期并降低研发成本。

甬矽电子拟投14.6亿新增Fan-out和2.5D/3D 封装产能

近日，科创板上市公司甬矽电子发布公告称，甬矽电子发行可转债拟募集资金总额不超过12亿元，将用于多维异构先进封装技术研发及产业化项目、补充流动资金等。

甬矽电子作为国内封测企业中的新锐力量，从成立之初即聚焦集成电路封测业务中的先进封装领域，封装产品包括倒装（FC 类产品）、系统级封装（SiP）、晶圆级封装产品（WLP）、扁平无引脚封装产品（QFN/DFN）、微机电系统传感器（MEMS）5大类别。

上述提及的多维异构先进封装技术研发及产业化项目为集成电路封测行业最前沿的封装技术路线之一。甬矽电子，公司将开展“晶圆级重构封装技术（RWLP）”、“多层布线连接技术（HCOS-OR）”、“高铜柱连接技术（HCOS-OT）”、“硅通孔连接板互联技术（HCOS-SI/AI）”等方向的研发及产业化，并在完全达产后形成封测Fan-out系列和2.5D/3D系列等多维异构先进封装产品9万片/年的生产能力。

台积电布局先进封装技术3DBlox，推动3DIC技术新进展

在2024年台积电OIP生态系统论坛上，台积电重点讨论了如何最大限度地提高3DIC（3D集成电路）的设计效率。其中3DBlox相关技术值得关注。据悉，3DBlox是台积电推出的一个创新框架，包含标准化设计语言，旨在解决3DIC设计的复杂性。

早在2022年，台积电就开始探索如何展示其3DFabric产品，特别是CoWoS和InFO，它们是3DIC的关键技术。CoWoS使用硅中介层集成芯片，而InFO则使用RDL（再分布层）中介层。台积电将这些方法结合在一起，创造出CoWoS-R和CoWoS-L，前者用RDL技术取代硅中介层，后者则集成了本地硅互连。

有了这些构件之后，台积电意识到他们需要一种系统的方法来表示其日益复杂的技术产品。这促成了3DBlox的诞生，它为表示台积电3DFabric技术的所有可能配置提供了标准结构。通过专注于三个关键要素——芯片、芯片接口和接口之间的连接，台积电能够有效地模拟各种3DIC配置。

2023年台积电已在芯片再利用和设计可行性方面进行了深入研究，为早期设计探索引入了一种自上而下的方法。这种方法使台积电及其客户在获得所有设计细节之前，就能进行早期电气和热分析。台积电通过一个允许芯片镜像、旋转或翻转，同时保持芯片信息主列表的系统，开发了一种简化的方法来检查多个芯片的设计规则。

到2024年，台积电将面对3DIC系统日益增长的复杂性，并制定新的战略来解决这一问题。关键的创新是将三维设计挑战分解为更易于管理的二维问题，重点关注总线、TSV（硅通孔）和PG（电源/地线）结构。这些元素一旦在三维平面规划阶段定位，就会转化为二维问题，利用现有的二维设计解决方案简化整个流程。

台积电2024年的重点是最大限度地提高3DIC设计效率，主要围绕设计规划、实施、分析、物理验证和基板布线五个发展领域开展。

在整个3DIC设计规划，台积电的关键创新之一是将单个TSV实体转换为密度值，从而可以对其进行数值建模。通过使用Cadence Cerebrus Intelligent Chip Explorer和Synopsys DSO.ai等人工智能驱动引擎，台积电能够探索解决方案空间，并反向映射总线、TSV和PG结构的最佳解决方案。通过这种方法，设计人员可以为其特定设计选择最佳折中方案。此外，2024年还强调了芯片与封装的协同设计。台积电与主要客户合作，共同应对芯片和封装团队之间的协调挑战，这两个团队以前是独立运作的。

此外，在3DIC设计中，多物理场相互作用（尤其是与热问题有关的相互作用）变得更加突出。台积电认识到，由于不同物理引擎之间的耦合效应更强，因此3DIC中的热问题比传统2D设计中更为突出。为解决这一问题，台积电开发了一个通用数据库，允许不同的引擎根据预定义的标准进行交互和会聚，从而实现对设计空间的有效探索。2024年推出的关键分析工具之一是翘曲分析，这对3DIC结构尺寸的增长至关重要。台积电开发了Mech Tech文件，为行业合作伙伴定义了促进应力模拟的必要信息，填补了半导体行业在翘曲解决方案方面的空白。

目前，通过与EDA伙伴合作，台积电创建了一个设计规则检查 (DRC) 平台，可对天线效应进行建模和捕捉，确保在设计过程中考虑到天线效应。2024年，台积电还推出了针对3DIC系统的布局与原理图 (LVS) 验证增强功能。

此外基板布线创新则是台积电有所突破的基础领域。台积电三年前开始研究Interposer Substrate Tech文件格式，到2024年，他们已经能够对高度复杂的结构进行建模，例如在模型中包含泪滴形结构。这一进步更准确、更详细地展示了基板，对于3DIC领域出现的更大型、更复杂的设计至关重要。台积电通过3DFabric联盟与OSAT伙伴合作支持这种格式。